AXI总线中文详解.doc

目录第一部分：1第二部分：21、 全局信号62、 写地址通道信号63、 写数据通道信号74、 写响应通道信号75、读地址通道信号86、 读数据通道信号87、 低功耗接口信号9（1） VALID先变高READY后变高。时序图如下：9（2） READY先变高VALID后变高。时序图如下：10（3） VALID和READY信号同时变高。时序图如下：10（1）读数据必须总是跟在与其数据相关联的地址之后。11（2）写响应必须总是跟在与其相关联的写事务的最后出现。11x (Number_Bytes x Burst_Length)15第一次突发式读写：15x Data_Bus_Bytes15x Data_Bus_Bytes161、 ARCACHE[3:0]和AWCACHE[3:0]的编码如下图：162、 AWPROT或者ARPROT信号提供三种级别的存取保护：17（1） 保持所有锁事务序列都在相同的4KB地址区域内。18（2） 限制用琐事务序列对两个事务加锁。18